Shared cache από τα dual cores της Intel.

[DarthMoul]

Η Intel ανακοίνωσε ότι τα επερχόμενα dual core chips που θα παράγει, θα έχουν τελικά shared cache, έτσι ώστε να κερδίσει προβάδισμα στις επιδόσεις απέναντι στα αντίστοιχα chips της AMD που θα έχουν ξεχωριστά cache για κάθε πυρήνα. Η Intel ισχυρίζεται ότι η AMD δεν μπορεί να περάσει εύκολα σε shared cache λόγω του integrated memory controller που έχουν τα δικά της chips.

Τα shared cache έχει αποδειχτεί από μελέτες της IBM ότι είναι σαφώς αποδοτικότερο αλλά ανεβάζει το κόστος του επεξεργαστή. Μάλλον η Intel τρέχει να προλάβει τις εξελίξεις που δημιουργεί η συνεργασία IBM/AMD πάνω στον Opteron για τα dualcores και το SOI.

Επίσης παραδέχτηκε ανοιχτά ότι οι πωλήσεις του Opteron έχουν επηρεάσει τον Xeon, ενώ ο Itanium δεν φαίνεται να ενοχλήται. Ανακοίνωσε μάλιστα αμυντική πολιτική για τον Xeon (aka πτώση τιμών) έτσι ώστε να ανακτήσει την θέση που είχε παλιά μέχρι το 2006.

Το είχα πει και παλιότερα, και θα το επαναλάβω πάλι. H AMD κακώς έκοψε το τέταρτο Hypertransport link από τον Opteron. Έπρεπε να κρατήσει την αρχικά σχέδια και ας κόστιζε τελικά 5 - 10% παραπάνω. Τώρα που οι επεξεργαστές αρχίζουν να κλιμακώνουν σε πυρήνες θα το χρειαστεί, ειδικά στα server συστήματα που θα έχουν περισσότερους από δύο dual core επεξεργαστές. Νομίζω πως τελικά θα το προσθέσει με ότι κόστος και αν σημαίνει αυτό και για την ίδια και για τους πελάτες.

http://www.theinquirer.net/?article=19465

[ckdiablo555]

Αντε να δουμε και εγω συμφωνω γιατι αλλιως η AMD θα παει πολυ πισω απο την INTEL και μεχρι τωρα τα εχει παει τρομερα εκτως απο καποιες..........=SEMPRON!ΙΔΩΜΕΝ ΛΟΙΠΟΝ!

[backgroundman]

Εγώ δε καταλαβαίνω γιατί αν έχει shared cache θα είναι πιο γρήγορο. Λογικά αν κάθε core έχει και απο μια cache ξεχωριστή θα κάνει πιο γρήγορα να τελειώσει ενα thread. Έτσι δεν είναι ??

[DarthMoul]

Εγώ δε καταλαβαίνω γιατί αν έχει shared cache θα είναι πιο γρήγορο. Λογικά αν κάθε core έχει και απο μια cache ξεχωριστή θα κάνει πιο γρήγορα να τελειώσει ενα thread. Έτσι δεν είναι ??

Για το ένα thread όπως είπες, δεν θα έχει καμμία διαφορά. Όταν όμως έχεις δύο threads από το ίδιο task, (αυτή είναι η έννοια του multitheading) τότε αυτά μοιράζονται το ίδιο data segment, δηλαδή προσπελαύνουν τις ίδιες διευθύνσεις μνήμης. Αν έχεις δύο caches, αφ ενός κάνεις σπατάλη γιατί κρατάς τα ίδια data εις διπλούν και αφετέρου δημιουργείς overhead γιατί αυτά τα δύο caches θα πρέπει να συγχρονίζονται, άρα καθυστερείς.

[sakattack1442169065]

Το είχα πει και παλιότερα, και θα το επαναλάβω πάλι. H AMD κακώς έκοψε το τέταρτο Hypertransport link από τον Opteron. Έπρεπε να κρατήσει την αρχικά σχέδια και ας κόστιζε τελικά 5 - 10% παραπάνω. Τώρα που οι επεξεργαστές αρχίζουν να κλιμακώνουν σε πυρήνες θα το χρειαστεί, ειδικά στα server συστήματα που θα έχουν περισσότερους από δύο dual core επεξεργαστές. Νομίζω πως τελικά θα το προσθέσει με ότι κόστος και αν σημαίνει αυτό και για την ίδια και για τους πελάτες.

αυτο δεν το ειχα ξανακουσει.

υπηρχε σχεδιο με 4ο ΗΤ link?

και γιατι λες οτι θα το χρειαστει για τους dual core?

αν υποθεσουμε οτι καθενας εσωτερικος πυρηνας επικοινωνει με τον "διδυμο" του με 1 καναλι, δεν απομενει παλι απο 1 στον καθενα, δηλ ας πουμε 1 σε καθε πλευρα (οπως στο πρωτογονο σχηματακι παρακατω :003: ),

για να συνδεθουν σε σειρα με οσα ακομα socket θελει/μπορει να βαλει ενας κατασκευαστης μητρικων?

[DarthMoul]

αυτο δεν το ειχα ξανακουσει.

υπηρχε σχεδιο με 4ο ΗΤ link?

και γιατι λες οτι θα το χρειαστει για τους dual core?

αν υποθεσουμε οτι καθενας εσωτερικος πυρηνας επικοινωνει με τον "διδυμο" του με 1 καναλι, δεν απομενει παλι απο 1 στον καθενα, δηλ ας πουμε 1 σε καθε πλευρα (οπως στο πρωτογονο σχηματακι παρακατω :003: ),

για να συνδεθουν σε σειρα με οσα ακομα socket θελει/μπορει να βαλει ενας κατασκευαστης μητρικων?

H πρωτότυπη τεχνολογία του Hypertransport με buildin memory controller κλπ είναι από το 1997 και η τελευταία έκδοση της (αυτή που αγόρασε η AMD το 2001 και ενσωμάτωσε στους Opteron) περιγράφεται αναλυτικά εδώ:

http://www.alphaprocessors.com/

Κατέβασε τα videos και θα δεις το γιατί θα το χρειαστεί. Μέχρι τέσσερεις CPUS/Πυρήνες θα τα πάει καλά. Μετά αρχίζει το bottleneck και οι καθυστερήσεις.

ΥΓ. Το ένα link στο Hypertransport δεν είναι communication αλλα parity. Το σχηματάκι έχει 3 communication links.

[sakattack1442169065]

τοτε δεν θα υπηρχε ηδη προβλημα και με τη σειρα 8xx σε 8-way servers ?

[DarthMoul]

τοτε δεν θα υπηρχε ηδη προβλημα και με τη σειρα 8xx σε 8-way servers ?

Και με τους Xeon MP υπάρχει αφού όλο το Traffic περνάει από την master CPU. Εκεί είναι ακόμα χειρότερα τα πράγματα. Αυτό δεν σημαίνει πως δεν δουλεύει. Αλλά είναι poor engineered. Το ίδιο σχεδόν θα πάθει και ο Opteron αλλά από τους 8 και πάνω και όχι από τους 4.

[DarthMoul]

Τελικά αν ο inquirer εδώ http://www.theinquirer.net/?article=19493 έχει δίκιο, ο CEO της Intel έχει χάσει τον μπούσουλα. Shared cache θα έχουν μόνο τα mobile dualcores. Στα desktop θα είναι δύο prescotts με δικό του cache ο καθένας.

Εκτός και αν αληθεύουν οι φήμες που λένε ότι η Intel ετοιμάζει desktop m/b για mobile chips. Ίσως έτσι λύσει το πρόβλημα της θερμοκρασίας, αλλά σε καμμιά περίπτωση ένας Centrino δεν θα φτάσει έναν Athlon64. Τρικυμία εν κρανίω!

[Vavutsikarios]

Η Intel ισχυρίζεται ότι η AMD δεν μπορεί να περάσει εύκολα σε shared cache λόγω του integrated memory controller που έχουν τα δικά της chips.

Από τα όσα έχω δει για τους dual core opteron, ο integrated memory controller δεν θα έλεγα πως επηρεάζει την δυσκολία της υλοποίησης shared cache. Είναι κάτι πέρα από αυτό. Στο κάτω-κάτω, στους dual core AMD ο memory controller είναι ένας, κι όχι δύο (ένας ανά πυρήνα).

Τα shared cache έχει αποδειχτεί από μελέτες της IBM ότι είναι σαφώς αποδοτικότερο αλλά ανεβάζει το κόστος του επεξεργαστή. Μάλλον η Intel τρέχει να προλάβει τις εξελίξεις που δημιουργεί η συνεργασία IBM/AMD πάνω στον Opteron για τα dualcores και το SOI.

Είναι σαφώς αποδοτικότερο, αλλά σε ποιό επίπεδο. Σίγουρα όχι όταν μιλάμε για lvl1 cache. Στη lvl2 είναι; Θα το μάθουμε μόνο όταν κυκλοφορήσουν οι επεξεργαστές (κοινώς, η νεκροψία θα δείξει). Στη lvl3? Σχεδόν σίγουρα πια. Ο κύριος Weber, εδώ

http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=2387

εμφανίζεται να λέει πως στα σχέδια της AMD δεν προβλέπεται ενοποιημένη lvl2 cache, παρά μόνο lvl3.

.

.

.

.

Τί με κόφτει εμένα τώρα;...

Τα longhorn θα έχουν ναρκαλιευτή;

Αυτό μάλιστα! Είναι ένα ερώτημα... :030:

[pokemon6401442169101]

Εγώ δε καταλαβαίνω γιατί αν έχει shared cache θα είναι πιο γρήγορο. Λογικά αν κάθε core έχει και απο μια cache ξεχωριστή θα κάνει πιο γρήγορα να τελειώσει ενα thread. Έτσι δεν είναι ??

Να σου δόδω ένα αλλο παράδειγμα :

Σε ένα δυκτιο εχεις 5 PC και 1 RACKMONT SERVER με SAN(Storage Area Network)

Οταν ένα PC θέλει να κάνει BACKUP δηλ. να στήλει αρχεία απο PC στο RACK με τους δίσκους και το ιδιο πράγμα έκαναν και οι αλλοι 4 δεν θα τελείοναν ποιο γρήγορα απο το να έχοθμε και στα 5 PC με σκληρούς δίσκους 200GB οπου θα ήταν χάσημο χρόνου διοτι ο κάθε χρήστης θα εκανε ότι ήθελε! και η εργασία δεν θα τελίονε ποτέ! αλλο τόσο και η shared cache οπου αν εφαρμοστεί σοστά θα δούμε και CPU με L4 CACHE!!! :103:

[DarthMoul]

Σίγουρα όχι όταν μιλάμε για lvl1 cache. Στη lvl2 είναι; Θα το μάθουμε μόνο όταν κυκλοφορήσουν οι επεξεργαστές (κοινώς, η νεκροψία θα δείξει).

Ναι, σίγουρα δεν θα είναι στο L1. Οι PPC θα το έχουν στο L2. Τώρα τι θα κάνει η AMD, δεν ξέρω.

[sakattack1442169065]

αυτο παλι δεν το ειχα δει:

"Even Intel will admit that the architecture of the Pentium D is not the most desirable as is two Pentium 4 cores literally glued together. The two cores can barely be managed independently from a power consumption standpoint (they still share the same voltage and must run in the same power state) and all communication between cores must go over the external FSB"

http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=2397&p=2

ROFLLLLLLL

ε μετα πως να μην εχουν το καθενα τη δικη του cache... :003:

διπυρηνα σου λεει και δε φτανει που θα μοιραζονται το ιδιο 64bit 800MHz FSB για να επικοινωνησουν με τη μνημη,

θα το φορτωνουν και με τη μεταξυ τους επικοινωνια

κατα τ'αλλα , θα πηξουμε στη διαφημιση, παρε 2 στην τιμη του 1 :040:

[DarthMoul]

ε μετα πως να μην εχουν το καθενα τη δικη του cache... :003:

διπυρηνα σου λεει και δε φτανει που θα μοιραζονται το ιδιο 64bit 800MHz FSB για να επικοινωνησουν με τη μνημη,

θα το φορτωνουν και με τη μεταξυ τους επικοινωνια

Δηλαδή τα SMP που έχουμε εδώ και δεκαετίες, έχουν πρόβλημα στην μεταξύ τους επικοινωνία; Αν το software είναι γραμμένο σωστά, η διαφορά δεν θα είναι καν αισθητή. Το ερώτημα είναι, ποιό software είναι γραμμένο σωστά.

Με δεδομένη την ποιότητα του software που κυκλοφορεί για x86 windows τα οποία τρέχουν οι περισσότεροι, οι CPU της AMD θα πηγαίνουν καλύτερα.

Να το δούμε και λιγάκι πιο μακριά; Όσο περνάει ο καιρός θα κυκλοφορούν όλο και περισσότερα προγράμματα που θα αξιοποιούν καλύτερα τις δυνατότητες των 64μπιτων. Αυτό σημαίνει πως θα χρησιμοποιούν και τους 16 registers, αντί τους 8 που χρησιμοποιεί το σημερινό 32μπιτο software, οπότε οι ανάγκες για προσπέλαση της μνήμης και του cache υποδιπλασιάζονται. Αυτό από μόνο του, ελαχιστοποιεί το πλεονέκτημα της AMD στο συγκεκριμένο σημείο. Όσο περισσότερο δουλεύεις μέσα στην CPU, τόσο περισσότερο αμβλύνονται οι διαφορές στις επιδόσεις, αφού εκεί η Intel έχει και το πλεονέκτημα του hyperthreading.

Εγώ δεν περιμένω να δω τεράστιες διαφορές ανάμεσα στους δύο. Σε κάτι αμελητέο θα καταλήξουμε πάλι.

[Indiana]

από πρόσφατο thread του Ujin, που έχει preview το athlon 64 x2 , λέει ότι η intel χρησιμοποιεί το εξωτερικό fsb για την επικοινωνία των 2 επεξεργαστών, που είναι σαφώς πιο αργό σε σχέση με τους athlon που έχουν σύνδεση μέσα στην cpu.

τώρα να σκεφτούμε αυτό μαζί με την shared cache.... πόση θα είναι η διαφορά μεταξύ των επεξεργαστών....?

[DarthMoul]

Θα τους δούμε όταν βγούνε και αφού πρώτα βρούμε και software. Μάλλον θα τους δούμε και αυτούς σε Linux

[sakattack1442169065]

Δηλαδή τα SMP που έχουμε εδώ και δεκαετίες, έχουν πρόβλημα στην μεταξύ τους επικοινωνία; Αν το software είναι γραμμένο σωστά, η διαφορά δεν θα είναι καν αισθητή. Το ερώτημα είναι, ποιό software είναι γραμμένο σωστά.

Με δεδομένη την ποιότητα του software που κυκλοφορεί για x86 windows τα οποία τρέχουν οι περισσότεροι, οι CPU της AMD θα πηγαίνουν καλύτερα.

Να το δούμε και λιγάκι πιο μακριά; Όσο περνάει ο καιρός θα κυκλοφορούν όλο και περισσότερα προγράμματα που θα αξιοποιούν καλύτερα τις δυνατότητες των 64μπιτων. Αυτό σημαίνει πως θα χρησιμοποιούν και τους 16 registers, αντί τους 8 που χρησιμοποιεί το σημερινό 32μπιτο software, οπότε οι ανάγκες για προσπέλαση της μνήμης και του cache υποδιπλασιάζονται. Αυτό από μόνο του, ελαχιστοποιεί το πλεονέκτημα της AMD στο συγκεκριμένο σημείο. Όσο περισσότερο δουλεύεις μέσα στην CPU, τόσο περισσότερο αμβλύνονται οι διαφορές στις επιδόσεις, αφού εκεί η Intel έχει και το πλεονέκτημα του hyperthreading.

Εγώ δεν περιμένω να δω τεράστιες διαφορές ανάμεσα στους δύο. Σε κάτι αμελητέο θα καταλήξουμε πάλι.

ακριβως οπως το λες στην αρχη: οι Ιντελ δεν θα ειναι τιποτα διαφορετικο απο ενα SMP συστημα.

Oι ΑΜD ομως θα ειναι κατι παραπανω, θα υπαρχει ενδοεπικοινωνια μεσα στο τσιπ. Αυτο αποκλειεται να μην κανει διαφορα στην συνεργασια, αφου οπως το λες, οσο δουλευεις μεσα στο τσιπ αυξανονται οι επιδοσεις.

Fυσικα και εχουν "προβλημα" οι παλιοι SMP.

Γιαυτο και η Αρχιτεκτονικη με το Hypertransport bus εδωσε πλεονεκτημα στους Opteron εναντι των Xeon που μοιραζονταν το FSB.

Φαντασου τωρα που θα ειναι και μεσα στο τσιπ και οι αλλοι ακομα στην απ'εξω

επισης, προσοχη, οι 2πυρηνοι Intel, δεν εχουν ΗΤ, τουλαχιστον προς το παρον, δεν ξερω αν αλλαξει αυτο μετα.

2 cpu θα βλεπεις και οχι 4.

Αν λοιπον δεις το τεστ του Αnand, οι διαφορες σε multitasking ειναι πολυ μεγαλες αναμεσα στα 2 διπυρηνα.

Βεβαια προς το παρον ενα καλο o/c σε μονοπυρηνο AMD θα ειναι καλυτερο αν δεν κανεις πολλα πραγματα ταυτοχρονα

παντως αφηνει πολυ περισσοτeρες υποσχεσεις για το μελλον η αρχιτεκτονικη της AMD

[DarthMoul]

Εσύ κατάλαβες chip και εγώ εννοούσα πυρήνα. Όντως το hypertransport είναι μεγάλο πλεονέκτημα για τα SMP και τώρα για τα multicores. Εγώ που έχω στα χέρια μου και dual opterons και dual xeons και itaniums και alpha το βλέπω καθαρά. Αλλά όσο μένεις μέσα στον πυρήνα, σου είναι ουσιαστικά άχρηστο. Όσο μένεις κοντά στο chip υπολειτουργεί. Γι αυτό και η Intel ανεβάζει το cache με τέτοιους ρυθμούς. Και νομίζω πως θα πάει σε shared cache σύντομα γι αυτόν ακριβώς τον λόγο. Και γι αυτό ακριβώς επιμένω ότι η εισαγωγή 64μπιτου software σε windows θα αμβλύνει τις διαφορές που βλέπεις σήμερα στα tests. Επίσης οι διαφορές θα είναι μικρότερες σε 64μπιτο linux. Αν καταφέρω και βρω δύο μηχανές με Linux και Windows να τρέξω το pctbench και τον stability tester, θα φανούν όλα.

Οι dual core P4 EE έχουν hyperthreading. Καθώς και οι Xeon. Δεν έχουν τα πιο απλά μοντέλα που θα είναι φτηνότερα από τους dual core Athlon64.

Το oc σε μονοπύρηνο συμφέρει σε σχέση με τα Dualcores για όσους τρέχουν windows που το multithreaded software είναι πολυτέλεια. Στο linux και με oc το διπύρηνο δεν θα το ξεπεράσεις, εκτός και να πας σε κανέναν FX.

[sakattack1442169065]

για να βαλει shared cache πρεπει πρωτα να αναπτυξει αρχιτεκτονικη επεξεργαστων που θα μπορουν να επικοινωνουν μεσα στο ιδιο τσιπ...

dual core P4 EE δεν εχω ακουσει. Εχει ανακοινωσει οτι θα βγαλει τετοιους?

προφανως εξαρταται απο το software. για αυτο ακομα δεν καιγομαστε για διπυρηνα :003: στο μελλον βλεπουμε

[DarthMoul]

για να βαλει shared cache πρεπει πρωτα να αναπτυξει αρχιτεκτονικη επεξεργαστων που θα μπορουν να επικοινωνουν μεσα στο ιδιο τσιπ...

Φυσικά και δεν χρειάζεται κάτι τέτοιο. O Montecito (dual core IA64) το έχει ήδη. Της πέρασε την τεχνολογία η HP από το 2002. Έτσι ακριβώς δουλεύουν και οι dual core PA-RISC εδώ και τρία χρόνια. Αυτό που χρειάζεται είναι mutual exclusive access στο cache (για L2 μιλάμε πάντα. L1 shared cache δεν έχει ακόμα κανείς) που υλοποιήται με πολύ απλά κυκλώματα από τον memory controller. Μόλις ο ένας πυρήνας προσπελάσει το cache, αυτό κλειδώνει για τον άλλο. Μετά από κάποιους κύκλους ο ένας αποχωρεί παραχωρόντας το αποκλειστικά στον άλλο. Αυτό είναι πολύ αποδοτικό στους RISC που έχουν σταθερό μήκος εντολής, άρα και σταθερούς χρόνους εκτέλεσης. Στους cisc (=ζόμπι) με το μεταβλητό μήκος εντολής θα είναι πολύ λιγότερο αποδοτικό. Εκτός και αν το software είναι πολύ έξυπνα γραμμένο. Ή αν ο compiler αναλάβει την δουλειά. Προφανώς και γι αυτό δεν το υλοποίησε ακόμα, ενώ το είχε ανακοινώσει και είχε αγοράσει την τεχνολογία. Πάντως η έκδοση 9 του icc ετοιμάζεται πυρετωδώς για τις αρχές του 2006.

dual core P4 EE δεν εχω ακουσει. Εχει ανακοινωσει οτι θα βγαλει τετοιους?

Ναι. Για Q3 είχαν πει στο IDF. Σε κανένα εξάμηνο δηλαδή. Αλλά θα βγούν πρώτα οι Xeon και μετά.