Jump to content



Πρωτη φοτο dual core P4 775


soki

Recommended Posts

Να δεις που δεν θα το αποφύγουμε το 775 και τις ddr2....

Ψάχναμε που ψάχναμε για τον πυρήνα που ανεβαίνει καλύτερα, τώρα θα πρέπει να είμαστε 2πλά κWλόφαρδοι, να ανεβαίνουν και οι 2....

Link to comment
Share on other sites

Ειτε ειναι ειτε δεν ειναι ρε παιδια φωτοσοπ, δεν αμφισβητει το γεγονος οτι θα βγουνε καποια στιγμη συντομα οποτε... Δεν ανεφερε τιποτα για... triple core για να τιθεται θεμα αμιφισβητησης. Κυριακη κοντη γιορτη. Αμα λενε οτι το καλοκαιρι θα ειναι ηδη στην αγορα οπτερον+Ρ4/Ρ-Μ... περιμενετε λιγο μετα τον Γεναρη να σκανε τα πρωτα αποτελεσματα. Υπαρχουν οι πυρηνες ηδη...

Ερωτηση : Γιατι εχει ο καθε πυρηνας τα δικα του caps? Η shared cache ειναι μεσα στο τσιπ με φωτολιθογραφια. Τα caps τι ρολο βαρανε?

Link to comment
Share on other sites

Αρχική απάντηση από SLN

... Η shared cache ειναι μεσα στο τσιπ με φωτολιθογραφια. Τα caps τι ρολο βαρανε?

Δεν πρεπει να υπαρχει shared cache στους dual core πρωτης γενιας απο Intel/AMD, καθε πυρηνας εχει την δικια του cache.

Link to comment
Share on other sites

Η καθε τεχνολογια εχει τα + και τα - της. Νομιζω οτι η AMD θα πηγιαεν σε dedicated, και η Ιντελ σε shared. Βεβαια η Ιντελ εχει 2 διπυρηνα (Ρ4 + Ρ-Μ) οποτε μπορει να ακολουθησει διαφορετικο δρομο σε καθενα...

Αμα βρω το αρθρακι που ελεγε για shared cache στην Ιντελ θα το ποσταρω.

Link to comment
Share on other sites

Αρχική απάντηση από SLN

Η καθε τεχνολογια εχει τα + και τα - της. Νομιζω οτι η AMD θα πηγιαεν σε dedicated, και η Ιντελ σε shared. Βεβαια η Ιντελ εχει 2 διπυρηνα (Ρ4 + Ρ-Μ) οποτε μπορει να ακολουθησει διαφορετικο δρομο σε καθενα...

Αμα βρω το αρθρακι που ελεγε για shared cache στην Ιντελ θα το ποσταρω.

Το φυσιολογικο ειναι η shared cache αλλα ειναι πιο ευκολο για αρχη να εχουν dedicated, με τον καιρο ολοι θα πανε σε shared οπως εχει γινει ηδη απο αλλες εταιριες(Sun,IBM)

Link to comment
Share on other sites

τελικά είναι αυτό που έλεγε ο αναλύτης ότι οι dualcores της intel δεν είναι τίποτε άλλο από δύο σιαμαία P4 στο ίδιο Packaging, εγώ αμφισβητώ πως τα πρώτα διπύρηνα της intel θα έχουν shared, το ίδιο το design δε το επιτρέπει, από κει και πέρα το τι θα κάνει η AMD τα πράγματα σχετικά με την L2 είναι ακόμα θολά.

Also, he believes that AMD's built-in memory controller is a disadvantage, as it limits upgradeability. That is a good point, as different memory types are often not pin-compatible, so upgrading to more advanced memory technologies will require new CPU, socket, and motherboard configurations, which will hinder AMD's attempts to unify its socket platforms.
καλά τι λέει ο μπάρμπας Οttelini θα μας φύγουν τα μαλλία όλοι οι αναλυτές λένε ότι το πρόβλημα με το MCH το έχει η intel λόγο bottleneck (δες Xeon) στους διπύρηνους (γι αυτό ανέβασαν και 1066 bus) και αυτός μας λεέι ότι θα έχει πρόβλημα με το IMC? Σε περισσότερα pins μάλλον θα πάει η AMD πιστεύω μόνο αν βάλει διπλούς IMC όπως και συζητείται ή αν πάει σε DDR2 (θα αργήσουμε πολύ δηλαδή)
Link to comment
Share on other sites

fantacid μην πάρεις αυτόν το συγκεκριμένο όμως γιατι είναι στραβά τοποθετημένοι οι πυρήνες οπότε θα υπάρχει data misallignement και λόγω αυτου θα χάνονται επεξεργαστικοί κύκλοι μέχρι να ευθυγραμμιστούν τα δεδομένα...:confused:

Βέβαια μπορεί να το έκαναν εσκεμμένα έτσυ ώστε να λειτουργεί σαν shortcut στην cache...ο πιο πονηρός κόρος να κερδίζει access πρώτος:whistling

Link to comment
Share on other sites

Archived

This topic is now archived and is closed to further replies.

×
×
  • Δημιουργία...

Important Information

Ο ιστότοπος theLab.gr χρησιμοποιεί cookies για να διασφαλίσει την καλύτερη εμπειρία σας κατά την περιήγηση. Μπορείτε να προσαρμόσετε τις ρυθμίσεις των cookies σας , διαφορετικά θα υποθέσουμε ότι είστε εντάξει για να συνεχίσετε.